ltera Stratix? IV 高密度高性能FPGA

Altera的Stratix? IV高密度高性能FPGA突破了高端应用的系统带宽和功效限制，帮助您进行彻底的创新。Stratix IV E（增强型）FPGAs—具有813,050个逻辑单元（LE），33,294kbits RAM和1,288个18x18位乘法器Stratix IV E器件为各种应用提供完美的解决方案，无需基于CDR的高速收发器，只需多个逻辑阵列、用户I/O和存储器。

• 专用电路支持通用串行协议的物理层功能，比如
  PCI Express（PCIe）（PIPE）Gen1和 Gen2、千兆以太网（GbE）、串行RapidIO、SONET/SDH、XAUI/HiGig、(OIF) CEI-6G、SD/HD/3G-SDI、光纤通道、SFI-5和Interlaken
• 完整的PCIe协议解决方案，带有采用PHY-MAC 层的嵌入式PCIe硬核IP模块，数据链接层和 处理层功能
• 可编程发射器预加重和接收器均衡电路， 以补偿实际介质中根据频率产生的 损耗
• 典型物理介质附加子层（PMA）功耗：每通道100mW@3.125Gbps和每通道135 mW@6.375 Gbps
• 每个器件拥有72,600到813,050个等效逻辑单元（LE）
• 7 370至33,294Kb的增强型TriMatrix存储器，包括三种尺寸的RAM模块 以实现真正的双端口存储器和FIFO缓冲器功能
• 高速数字信号处理（DSP）模块可配置为9x9位、12x12位、18x18位 和36x36位高达600 MHz的全精度 乘法器

• 每个器件多达16个全局时钟（GCLK）、88个区域时钟（RCLK）和132个外设时钟（PCLK）
• 采用可编程电源技术，最大程度降低功耗的同时，还最大程度提高了器件性能
• 24个模块化I/O块排列了达1120个用户I/O引脚，支持多种 单端和差分I/O标准
• 在24个模块化I/O块上，支持高速外部存储器接口，包括DDR、 DDR2、DDR3 SDRAM、RLDRAM II、QDR II和 QDR II+ SRAM
• 高速LVDS I/O支持，带有数据传输速率高达1.6 Gbps的串行器/ 解串器（SERDES），动态相位排列 （DPA）和软CDR电路
• 支持源同步总线标准，包括SGMII、GbE、 SPI-4 相2（POS-PHY 4级）SFI-4.1、XSBI、UTOPIA IV、NPSI和 CSIX-L1
• 针对Stratix IV E器件的插脚引线，设计允许以较小的PCB影响，从Stratix III向Stratix IV E移植