Stratix? II高性能FPGA系列采用1.2-V、90-nm全铜层SRAM工艺制成的Stratix? II FPGA系列具有一个可实现最大性能的全新逻辑结构，使器件密度多达180K个等效逻辑单元（LE）。Stratix II器件带有9Mbits的片上TriMatrix?存储器，适合苛刻的存储器密集型应用；此外还具有96个DSP模块，支持多达384个（18位×18位）乘法器，以高效实现高性能滤波器和其他DSP功能。该器件支持各种高速外部存储器接口，包括双数据率（DDR）SDRAM 和DDR2 SDRAM、RLDRAM II、四数据率（QDR）II SRAM和单数据率（SDR） SDRAM。Stratix II期间支持各种I/O标准，同时DPA电路支持1Gbps的源同步信号。Stratix II器件可提供健全的时钟管理解决方案，其中内部时钟频率高达550MHz和多达12个锁相环（PLL）。Stratix II器件还是业界’第一款能够使用高级加密标准（AES）算法对配置比特流进行解密的FPGA，以保护设计。 |
|
特性- 拥有15,600至179,400个等效逻辑单元（LE）
- Stratix? II体系结构中引入了基本的创建模块 — 全新创新性自适应逻辑模块（ALM）实现了最大化性能和资源使用效率
- 高达9,383,040比特的RAM（1,172,880字节），不会减少逻辑资源的占用
- TriMatrix?存储器由三块不同大小的RAM模块组成，可实现真正的双端口存储器和先进先出（FIFO）缓存器
- 高速DSP模块专门用于实现乘法器（可在450 MHz下运行）功能、乘法和累加功能以及有限脉冲响应（FIR）滤波器功能
- 多达16个全局时钟，每个器件区域可访问24个时钟资源
- 时钟控制模块支持动态时钟网络启用/停用，可切断用户模式下的时钟网络的电源，以减少功耗
- 每个器件拥有多达12个PLL（四个增强型PLL和八个快速型PLL），可完成频谱扩展、可编程带宽、时钟切换、实时PLL重新配置和大幅倍增和相移
| - 支持各种单端和差分I/O标准
- 高速差分I/O引脚通过DPA电路支持1Gbps的数据传输率
- 支持多种高速网络和通信总线标准，包括 并行RapidIO、SPI-4 2相（POS-PHY 4级）、 HyperTransport?技术和SFI-4
- 支持高速外部存储器，包括DDR和DDR2 SDRAM、RLDRAM II、QDR II SRAM和SDR SDRAM
- 支持 Altera MegaCore? 模块提供的多个知识产权宏功能和Altera宏功能合作伙伴计划（AMPPSM） 宏功能
- 支持使用配置比特流加密的设计安全性
- 支持远程配置升级
| Stratix II器件特性
| 特性 | EP2S15 | EP2S30 | EP2S60 | EP2S90 | EP2S130 | EP2S180 | | ALM | 6,240 | 13,552 | 24,176 | 36,364 | 53,016 | 71,760 | 自适应查找表（ALUT）
| 12,480 | 27,104 | 48,352 | 72,768 | 106,032 | 143,520
| 等效LE
| 15,600 | 33,880 | 60,440 | 90,960 | 132,540 | 179,400
| | M512 RAM模块 | 104 | 202 | 329 | 488 | 699 | 930 | | M4K RAM模块 | 78 | 144 | 255 | 408 | 609 | 768 | | M-RAM模块（4Kx144位） | 1 | 2 | 2 | 4 | 4 | 9 | | 总RAM比特 | 419,328 | 1,369,728 | 2,544,192 | 4,520,488 | 6,747,840 | 9,383,040 | | DSP模块 | 12 | 16 | 36 | 48 | 63 | 96 | | 18位x18位乘法器 | 48 | 64 | 144 | 192 | 252 | 384 | | 增强型PLL | 2 | 2 | 4 | 4 | 4 | 4
| | 快速型PLL | 4 | 4 | 8 | 8 | 8 | 8 | | 最大用户I/O引脚 | 366 | 500 | 718 | 902 | 1,126 | 1,170 |
|
|
特性 | EP2SGX30C/D | EP2SGX60C/D/E | EP2SGX90E/F | EP2SGX130G | C | D | C | D | E | E | F | G | | ALM | 13,552 | 24,176 | 36,384 | 53,016 | | 等效LE | 33,880 | 60,440 | 90,960 | 132,540 | | 收发器通道 | 4 | 8 | 4 | 8 | 12 | 12 | 16 | 20 | | 收发器数据速率 | 600 Mbps至6.375 Gbps | 600 Mbps至6.375 Gbps | 600 Mbps至6.375 Gbps | 600 Mbps至6.375 Gbps | 源同步
接收通道 | 31 | 31 | 31 | 31 | 42 | 47 | 59 | 73 | 源同步
传输通道 | 29 | 29 | 29 | 29 | 42 | 45 | 59 | 71 | M512 RAM模块
(32 x 18位） | 202 | 202 | 329 | 329 | 329 | 488 | 488 | 699 | M4K RAM模块
(128 x 36位） | 144 | 144 | 255 | 255 | 255 | 408 | 408 | 609 | M-RAM模块
（4Kx144位） | 1 | 1 | 2 | 2 | 2 | 4 | 4 | 6 | | 总RAM比特 | 1,369,728 | 1,369,728 | 2,544,192 | 2,544,192 | 2,544,192 | 4,520,448 | 4,520,448 | 6,747,840 | | 嵌入式 | 64 | 64 | 144 | 144 | 144 | 192 | 192 | 252 | | 乘法器（18x18） | | DSP模块 | 16 | 16 | 36 | 36 | 36 | 48 | 48 | 63 | | PLL | 4 | 4 | 4 | 4 | 8 | 8 | 8 | 8 | | 最大用户I/O引脚 | 361 | 361 | 364 | 364 | 534 | 558 | 650 | 734 |
|
